google.com, pub-7803720760009502, DIRECT, f08c47fec0942fa0
Connect with us

Dicas

Google e Qualcomm lançarão plataforma baseada em RISC-V para wearables

RISC-V, a nova arquitetura de chip, avançou ainda mais no mercado de processadores.

A gigante de semicondutores Qualcomm anunciou hoje que está construindo uma plataforma wearable baseada em RISC-V para Wear OS, o sistema operacional do Google para smartwatches.

O sistema expandirá a linha de processadores Snapdragon Wear da Qualcomm, que alimentam a maior parte dos produtos Wear OS.

Segundo a Qualcomm, a nova solução reduzirá o tempo de lançamento no mercado de fabricantes de equipamentos originais (OEMs) ao lançar smartwatches.

O <3 da tecnologia da UE

Os últimos rumores do cenário tecnológico da UE, uma história do nosso sábio e velho fundador Boris e alguma arte de IA questionável. É grátis, toda semana, na sua caixa de entrada. Inscreva-se agora!

A empresa disse à TNW que O RISC-V oferece vantagens de desempenho e potência para plataformas vestíveis.

“Nossas inovações na plataforma Snapdragon Wear ajudarão o ecossistema Wear OS a evoluir rapidamente e agilizar o lançamento de novos dispositivos”, disse Dino Bekis, vice-presidente da Qualcomm.

A plataforma é outro impulso para o RISC-V, que está proporcionando concorrência crescente à Arm, designer de chips com sede no Reino Unido. Os conjuntos de instruções de código aberto do RISC-V oferecem uma alternativa de baixo custo, eficiente e personalizável para os projetos de Arm.

Em agosto, cinco fabricantes de chips, incluindo a Qualcomm, anunciaram uma nova aliança para comercializar o concorrente emergente. A Qualcomm foi um dos maiores clientes da Arm, mas as duas empresas estão agora envolvidas em uma batalha legal.

As tensões entre os parceiros surgiram durante a proposta de aquisição da Nvidia. Em maio de 2022, o CEO da Qualcomm disse que queria comprar uma participação na Arm – ou mesmo adquiri-la imediatamente. Alguns meses depois, Arm processou a Qualcomm. O processo acusa as empresas dos EUA de usar Arm IP sem permissão.

Chip protótipo RISC V.